27 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
32 #elif RTE_BYTE_ORDER == RTE_BIG_ENDIAN
39 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
43 #elif RTE_BYTE_ORDER == RTE_BIG_ENDIAN
49 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
52 #elif RTE_BYTE_ORDER == RTE_BIG_ENDIAN
60 #define RTE_ROCEV2_DEFAULT_PORT 4791
#define __rte_packed_begin